TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
Độ phân giải của hai sườn dốc ADC có một số đếm (count) trong N
max
, khi
N
max
là số đếm tích luỹ trong sườn dốc sau khi tích hợp đầu vào có thang độ đầy đủ
V
in
=V
ts
. Dựa trên biểu thức (5).
ref
tsup
V
NN
N
−=
max
(6)
Để cải thiện độ phân giải, N
max
phải được tăng lên. Việc đó có thể làm được
bằng cách tăng N
up
, có giá trị hiệu ứng thời gian tăng tuyến tính yêu cầu cho cả hai
sườn dốclên và xuống. Hoặc V
ref
phải giảm, do đó thời gian sườn dốc lên là hằng
số thời gain sườn dốc xuống tăng tuyến tính. Mặt khác, độ phân giải tăng yêu cầu
sự tăng tuyến tính trong số chu kỳ đồng hồ của sự biến đổi. Giả sử giới hạn thực
tiễn ở chu kỳ đồng hồ tối thiểu, độ phân giải tăng tại mức tốn kém trực tiếp của
thời gian biến đổi. Vấn đề này có ý nghĩa quan trọng có thể được làm dịu bớt bằng
cách sử dụng cấu trúc đa sườn dốc.
2.2. Cấu trúc đa sườn dốc (Multislope Architecture).
Sơ đồ khối của ADC nhiều sườn dốcđiển hình cho trong hình(3). Nó khác
biệt từ phương pháp hai sườn dốc mà có các điện trở tích hợp lên và xuống riêng
biệt, và hơn nữa có giá trị bội số cho các điện trở tích hợp sườn dốc xuống.
Sử dụng các điện trở khác nhau cho phần chia sườn dốc lên và xuống giới
thiệu khả năng của sai số do sự không thích ứng của điện trở. Hai sườn dốc được
miễn trừ đối với vấn đề này khi duy nhất điện trở được dùng. Dù thế nào thì mạng
sơ đồ điện trở chất lượng cao với sự đồng chỉnh nhiệt độ tốt và tính tuyến tính có
thể khắc phục sự bất lợi này.
Ưu điểm của cấu trúc đa sườn dốc giảm đi tại thời gian biến đổi hoặc tăng
lên tại độ phân giải. Sự suy giảm quan trong tại thời gian biến đổi có thể nhận được
trước hết bằng cách làm giảm nhỏ đáng kể R
up
(nối tới V
in
). Dòng nạp bộ tích phân
sẽ tăng, sử dụng đủ dải động của bộ tích phân trong thời gian nhỏ.
Hình 3. Sơ đồ khối ADC Đa sườn dốc
Tiếp theo, thời gian yêu cầu cho sườn dốc tại độ phân giải cho trước có thể
được giảm bớt bằng cách thực hiện sườn dốc xuống có bội số, mỗi một cái tại dòng
thấp liên tiếp (hình 4). Trong ví dụ hình 4, dòng xuống đầu tiền ngược dấu với đầu
vào, và lớn đáng kể mà bộ tích phân sẽ vượt qua 0 nhỏ hơn 10 số đếm(count).
5
V
out
R
up
R
dn
10 R
dn
100R
dn
V
in
+
-
V
ref
+
-
V
ref
+
-
V
ref
C
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
Khi đầu ra của bộ tích phân vượt quá 0, dòng được tắt tại chuyển tiếp đồng
hồ tiếp theo. Lượng mà bộ tích phân quá mức zero dựa trên điện áp đầu vào chính
xác. Để số hoá “phần còn lại (residue)” chính xác, một giây, thấp hơn 10 lần, cần
phải chọn dòng sườn dốc xuống ngược dấu. Một lần nữa độ quá mức tỷ lệ với đầu
vào nhưng bây giờ sẽ có biên độ thấp hơn 10 lần vì sườn dốc thấp hơn. Số đếm
(counts) tích luỹ trong pha của sườn dốcxuống này được chấp nhận 10 lần thấp
hơn.
Một lượng không xác định của sườn dốc xuống này có thể được ứng dụng
liên tiếp, mỗi một ứng dụng này thêm (trong ví dụng này) một chục đối với độ
phân giải nhưng tạo số phần trăm rất nhỏ đối với toàn bộ thời gian biến đổi.
Phương pháp đa sườn dốc(Multislope) có thể được thực hiện với một chục bước
trong dộ dốc xuống đã trình bảy ở đây, hoặc với các tỷ số khác. Cho dù tăng thêm
trong độ phân giải có thể nhận được bằng cách ứng dụng chu kỳ lên của đa sườn
dốc(multislope), mà trong đó cả đầu vào và dòng tham chiếu dịch chuyển được
ứng dụng. Tóm lại phương pháp đa sườn dốc làm cải thiện một cách ấn tượng
trong sự cân đối tốc độ độ phân giải so với cấu trúc hai sườn dốc bình thường, với
mức tốn kém của sự phức tạp và cần thiết cho điện trở được thích ứng tốt.
Hình 4. Dạng sóng ADC đa sườn dốc điển hình.
3. Bộ biến đổi tương tự–số song song (Parallel Analog-To-Digital
Converters).
ADC song song được dùng trong ứng dụng nơi mà cần thiết phải có độ rộng
băng và tốc độ lấy mẫu rất cao, cùng với độ phân giải trung bình có thể chấp nhận
được. Một ứng dụng điển hình là Ôxylô số thời gian thực(real-time), mà có thể thu
thập tất cả các thông tin của tín hiệu trong trường hợp đơn. ADC cũng được dùng
trong Ôxylô số lặp lại, nhưng không cần tốc độ lấy mẫu thời gian thực cao.
3.1.Bộ biến đổi tức thời (Flash Converters).
Loại quen thuộc nhất của bộ biến đổi A/D song song là bộ biến đổi tức thời
(flash). Gọi như vậy là vì bộ so sánh được ghi thời gian 2
n
lấy mẫu dạng sóng một
cách đồng thời (trong đó n là độ phân giải bộ biến đổi). Mỗi một bộ so sánh được
cung cấp với điện áp ngưỡng khác nhau, được tạo ra bởi bộ chia điện trở từ điện áp
tham chiếu bộ biến đổi chính. Các ngưỡng này cùng nhau nhảy (span) dải đầu vào
của bộ biến đổi. Các bít đầu ra từ các bộ so sánh tạo mã nhiệt kế, gọi như thế vì nó
6
V
out
V
p
V
in
/R
up
tích hợp
V
ref
/R
dn
tích hợp
V
ref
/10R
dn
V
ref
/100R
dn
thời gian
T
up
T
dn1
T
dn2
T
dn3
.
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
có thể được biểu diễn như một cột số 1 liên tục ở dưới chuỗi 0 tương tự (hình 6).
Sự chuyển tiếp từ 1 đến 0 tuần tự chỉ ra giá trị tín hiệu đầu vào được lấy mẫu. Sự
chuyển tiếp này có thể tìm thấy với cổng logic bình thường, kết quả là mã 1 of N
(trong đó N=2
n
), khi duy nhất một bít là một. Mã 1 of N sau đó có thể được mã hoá
thêm với logic thẳng xuôi(straightforword) thành mã nhị phân n bít, là đầu ra mong
muốn của bộ biến đổi.
Bộ biến đổi tức thời có tốc độ rất là nhanh, khi tốc độ của bộ so sánh được
ghi thời gian và logic có thể thực sự cao. Điều này làm chúng phù hợp với ứng
dụng Ôxylô thời gian thực(real - time oscilloscope). Dù thế nào thì cũng có tồn tại
rất nhiều bất lợi. Sự phức tạp của mạch điện tăng nhanh khi độ phân giải bị tăng
khi có 2
n
bộ so sánh ghi thời gian. Hơn nữa, năng lượng, điện dung đầu vào, điện
dung đồng hồ, và phạm vi vật lý của mảng bộ so sánh trên mạch tích hợp là quan
trọng khi một cách điển hình bộ biến đổi tức thời lấy mẫu nhanh sự biến đổi tín
hiệu đầu vào. Nếu tất cả bộ so sánh không lấy mẫu đầu vào tại cùng một chỗ trên
dạng sóng thì lõi có thể xảy ra. Hơn nữa, sự trễ do truyền lan của tín hiệu tới các bộ
so sánh gây khó khăn sự thích ứng như kích cỡ mảng tăng. Đây là một lý do mà bộ
biến đổi tức thời thường dùng phép nhân logic với mạch giữ và lấy mẫu, khi lấy
mẫu đầu vào một cách lý tưởng cung cấp tín hiệu không thay đổi được tới tất cả bộ
so sánh tại thời gian của sự đồng bộ.
Sự thay đổi của cấu trúc tức thời có thể được dùng để làm giảm tốn kém của
độ phân giải cao hơn. Các kỹ thuật này, gồm có mã hoá tương tự, sự gấp (folding),
và nội suy có thể giảm bớt điện dung đầu vào và kích cỡ mảng bộ so sánh một cách
đáng kể.
Hình 5 : Sơ đồ khối của bộ biến đổi A/D tức thời.
7
E
N
C
O
D
E
R
V
ref
V
in
Đồng hồ
Dữ liệu ra
Bộ so sánh
Mã nhiệt
kế
Mã 1 of N
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
3.2. Sai số động trong ADC song song (Dynamic Errors in Parallele
ADCs).
Nếu không dùng mạch giữ và lấy mẫu thì trong những phạm vi nào đó sai số
động có thể gây tổn hại tới cấu trúc A/D tức thời và biến thức của nó. Sai số động
được định nghĩa ở đây như là kết quả khi tín hiệu đầu vào có tần số cao được ứng
dụng cho ADC. Sai số động phổ biến là do ADC có điện dung đầu vào phi tuyến
lớn(voltage-dependent). Điện dungnày có tính phi tuyến khi nó gồm có phân lớn
tiếp giáp bán dẫn. Khi điện dung đầu vào này được truyền từ nguồn trở kháng xác
định, méo có thể xảy ra tại tần số cao.
Các loại sai số động khác xảy ra nếu đầu vào và tín hiệu đồng hồ không
được phân phối một cách tức thời tới tất cả các bộ so sánh trong ADC. Dù trong
ứng dụng đơn khối, sự tách biệt về vất lý của bộ so sánh có thể đủ lớn để gây khó
khăn này cho đầu vào tần só rất cao. Đối với sóng hình sin 1 GHz tại sự giao nhau
0, tốc độ thay đổi cao 10 ps.
Tín hiệu thay đổi 3% toàn bộ thang độ. Để số hoá tín hiệu này một cách
chính xác, tất cả bộ so sánh phải được điều khiển bởi cùng một điểm trên tín hiệu
khi đồng hồ xuất hiện. Nếu có sự không thích ứng trong khoảng trễ trong đồng hồ
hoặc sự phân bố tín hiệu tới bộ so sánh chỉ trong 10 ps, sẽ có sự khác nhau 3% giá
trị tín hiệu nhận biết được bởi bộ sa sánh khác nhau. Kết quả đạt tại đầu ra bộ so
sánh, sau khi giải thích bởi bộ mã hoá bám theo, cho kết qủa sai số mã đầu ra lớn.
Cả hai sai số này có chiều hướng xấu như độ phân giải bộ biến đổi tăng, khi
điện dung đầu vào và kích cỡ mảng bộ so sánh cả hai đều lớn lên. Nó có thể hạn
chế độ phân giải có thể nhận được thực tế trước khi năng lượng và sự ràng buộc
phức tạp tham dự vào. Một cách điển hình các mạch lấy mẫu và mạch giữ được
dùng với ADC song song để loại trừ vấn đề này.
8
0
0
1
0
0
0
0
0
1
1
1
1
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
Hình 6: Mã nhiệt kế từ bộ so sánh được biến đổi thành mã 1 of N dùng cổng logic.
3.3. Mạch giữ và lấy mẫu.
Các mạch giữ và lấy mẫu loại trừ sai số động từ ADC song song bằng cách
đảm bảo rằng tín hiệu đầu vào bộ so sánh không bị thay đổi khi đồng hồ bộ so sánh
xuất hiện. Mô hình quan niệm lấy mẫu và giữ điều khiển ADC được cho trong hình
(7). Khi chuyển mạch được đóng, điện áp trên toàn bộ tụ bám theo tín hiệu đầu
vào. Khi chuyển mạch mở, tụ điện giữ giá trị đầu vào lúc đó. Giá trị này được ứng
dụng vào đầu vào ADC qua bộ khuếch đại, và sau khi thích ứng giá trị ổn định có
thể có của bộ so sánh. Duy nhất sau đó là bộ so sánh được lấy thời gian(clocked),
loại trừ vấn đề về sự phân phối tín hiệu dựa vào ở trên và tất cả các sai số động
khác liên quan với bộ so sánh.
Thực ra, có sự hạn chế đối với chỉ tiêu chất lượng động của mạch giữ và
cùng với mạch lấy mẫu. Đối với phạm vi mà nó có điện dung đầu vào phi tuyến,
cùng một méo có tần số cao đã đề cập ở trên sẽ xuất hiện. Dù thế nào thì một cách
điển hình hiệu ứng này sẽ bị giảm nhiều hơn, khi một cách điển hình điện dùng đầu
vào của mạch giữ và lấy mẫu thấp hơn nhiều so với bộ biến đổi song song. Bài
toán động của mạch giữ và lấy mẫu thường thấy khác là méo khẩu độ (perture
distortion). Nó dựa vào méo được đưa tới bởi thời gian cắt không zero của mạch
lấy mẫu trong hệ thống. Nó có thể đưa vào méo khi lấy mẫu tín hiệu tần số cao, khi
điểm lấy mẫu hiện dụng trên tín hiệu có thể là một hàm tốc độ tín hiệu của sự thay
đổi (tốc độ nhảy dòng in) và hướng. Với nguyên nhân này, phải quan tâm nhiều tới
việc thiết kế chuyển mạch sử dụng trong mạch giữ và lấy mẫu.
Hình 7: Mạch giữ và lấy mẫu điều khiển ADC song song.
9
X1
Amp
X1
Amp
Mạch giữ v là ấy mẫu
Đồng hồ giữ v là ấy mẫu
Đầu v oà
E
N
C
O
D
E
R
ADC
Đồng hồ bộ so
sánh
Dữ
liệu
đầu
ra
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
Hình 8: Mạch cầu Diode để dùng làm chuyển mạch lấy mẫu.
Tranzito MOS có thể được dùng trực tiếp làm các chuyển mạch lấy mẫu, và
các sự cải thiện trong tốc độ tranzito dẫn tới chỉ tiêu chất lượng giữ và lấy mẫu tốt
hơn.
Cấu hình khác của bộ lấy mẫu có chỉ tiêu chất lượng cao thường được dùng
là cầu diode, cho trong hình (8). Với dòng điện chảy trên hướng đã cho, chuyển
mạch bật lên. Tín hiệu đầu vào được nối tới tụ giữ qua diode dẫn điện D1 đến D4.
Diode D5 và D6 tắt. Để tắt chyuển mạch, dòng điện phải ngược lại. Bây giờ diode
D5 và D6 dẫn điện, và các diode còn lại bị tắt. Tín hiệu đầu vào không phụ thuộc
vào tụ giữ bởi chuỗi OFF của các diode D1 đến D4 và diode phân dòng ON D5 và
D6.
Bộ lấy mẫu dùng cầu diode thường được xây dựng từ diode Shottky mà nó
tận dụng phụ tải không lưu trữ. Chúng có thể bị tắt nhanh chóng, tạo ra méo khẩu
độ. Mạch giữ và lấy mẫu có chỉ tiêu chất lượng rất cao đã được xây dựng bằng
cách dùng phương pháp này.
3.4. ADC ghép xen (Interleaving ADCs) .
Không đề ý tới tốc độ lấy mẫu của bộ biến đổi hiện có của A/D, tốc độ lấy
mẫu cao hơn thường được yêu cầu. Nó đặc biệt đúng trong ứng dụng Ôxylô thời
gian thực (real time) nơi mà độ rộng băng tần có thể biết được tỷ lệ trực tiếp tới tốc
độ lấy mẫu. Để nhận được tốc độ lấy mẫu cao hơn, mảng bộ biến đổi thường phải
được xen lẫn nhau. Ví dụ, bốn bộ biến đổi 1 GHz, điều khiển bởi một tín hiệu đầu
vào đơn, có thể hoạt động với đồng hồ của chúng cách nhau tại thời gian 90
0
. Nó
tạo ra tốc độ lấy mẫu đầu vào tập hợp 4 GHz, nâng lên độ rộng băng có thể biết
được từ giá trị điển hình 250 MHz tới 1 GHz ( thực ra để nhận được độ rộng băng
1 GHz thì mạch lấy mẫu trong ADC phải có độ rộng băng 1 GHz).
Nhưng sự xen lẫn thường đưa ra sai số do sự không thích ứng trong đặc tính
riêng ADC. Sai số tăng ích và sai số bù trong ADC đơn không bị xen lẫn có thể sản
10
D1 D2
D3 D4
D6
D5
V oà
Ra
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
ra một cách tương đối sai số vô hại (innocuous errors) mà không quan trọng đối
với ứng dụng. Trong hệ thống xen lẫn, khắc biệt nhau trong sai số tăng ích và dịch
chuyển của riêng ADC có thể chuyển đổi tới thành phần tần số giả mạo tại bộ số
con tốc độ lấy mẫu. Nó sẽ đặc biệt không mong muốn nếu phổ của tín hiệu có ích .
Thật may, sai số tăng ích và sai số bù trong hệ thống ADC ghép xen có thể
được lấy chuẩn. Sẽ khó khăn hơn để loại trừ ảnh hưởng của sự không thích ứng
động trong ADC. Chúng có hai nguồn: Sự định pha không chính xác của đồng hồ
mà chèn vào hệ thống ADC, và độ rộng băng khác nhau trong mạch bộ lấy mẫu ở
trước ADC.
Ảnh hưởng của sai số do pha đồng hồ được minh hoạ trong hình (9), cho
biết ảnh hưởng của một đồng hồ bộ biến đổi không định pha(mis-phased) trong
một hệ thống ADC ghép xen bốn lối (four-way). Đối với tín hiệu đầu vào 1 GHz,
sai số do pha đồng hồ 10 ps đạt kết quả sai số 3% trong giá trị lấy mẫu được lấy.
Đây là kết quả trực tiếp của tốc độ nhảy dòng tín hiệu được số hoá. Đồng hồ không
định pha trong hệ thống ADC ghép xen có thể sản ra thành phần tần số giả mạo và
thay đổi dạng(in shape) hoặc định thời trong dạng sóng được xây lại. Mạch giữ và
lấy mẫu hạng hai (two-rank) lấy mẫu đầu vào với duy nhất một bộ lấy mẫu cần
thiết có thể loại trừ vấn đề này. Thủ tục lấy chuẩn mà điều chỉnh pha đồng hồ cũng
có thể giúp để giảm ảnh hưởng này.
Ảnh hưởng do sự không thích ứng độ rộng băng tương tự với ảnh hưởng do
sự khong thích ứng định thời. Sự lấy chuẩn để giảm ảnh hưởng này là rất khó, dù
thế nào thì sự điều chỉnh yêu cầu của đáp ứng tần số mạch tương tự chỉ là hơn điều
chỉnh độ trễ của một tín hiệu số.
Hình 9: Ảnh hưởng sai số định thời trong hệ thống ADC ghép xen .
4. Bộ biến đổi tương tư-số đa bước(Multistept Analog-To-Digital
Convertors).
Bộ biến đổi đa bước thường được dùng khi yêu cầu độ phân giải của ứng
dụng vượt qúa độ phân giải hiện có trong bộ biến đổi song song. Một ứng dụng
điển hình cho bộ biến đổi đa bước là ở trong bộ phân tích phổ số hoá trực tiếp nơi
mà độ phân giải 12 bít được yêu cầu tại tốc độ lấy mẫu cao nhất hiện có. Ở đây bộ
phân tích phổ số hoá trực tiếp được định nghĩa như là cái mà dùng biến đổi Fourier
của bản ghi đầu ra ADC để tính toán phổ. Một cách điển hình, chúng cung cấp lưu
11
∆V
∆t
1
2
4
1
Thời gian lấy mẫu mong
muốn
Thời gian lấy mẫu
hiện tại
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
lượng phép đo cao hơn bộ phân tích phổ tương tự với Ôxylô quét và cấu trúc trộn.
Ở đây “đa bước (multistep)” gồm có rất nhiều các loại cấu trúc.
4.1 Bộ biến đổi tương tự-số hai bước.
Một ví dụ rất đơn giản của ADC đa bước là bộ biến đổi hai bước với độ
phân giải 12 bít (hình 10). Tín hiệu đầu vào được được thu thập bởi mạch giữ và
lấy mẫu và số hoá bởi bộ biến đổi song song với độ phân giải 6 bít. Sau đó kết quả
số được biến đổi bộ biến đổi số-tương tự (DAC) thành dạng tương tự và trừ đi từ
đầu vào. Cho kết quả “phần còn lại(residue)” nhỏ (sự khác nhau giữa đầu vào và
một cái gần nhất trong những mức “được làm tròn” ADC 64) được khuếch đại
bằng 64 và sau đó số hoá bởi ADC 6 bít song song khác. Hai kết quả 6 bít được
cộng với trọng số thích hợp để nhận mã đầu ra 12 bít.
Từ ví dụ này, thấy rõ lợi điểm của cấu trúc hai bước. Tín hiệu đã được tách
ra 12 bít, nhưng duy nhất 128 (2*64) bộ so sánh được yều cầu. Một cách đầy đủ bộ
biến đổi song song phải được yêu cầu 4096 bộ so sánh. Bộ biến đổi hai bước cung
cấp năng lượng thấp hơn, sự phức tạp và điện dùng đầu vào hơn bộ biến đổi song
song trong cùng một tốc độ.
Giá phải trả là sự cộng thêm của mạch giữ và lấy mẫu của ADC. Mạch giữ
và lấy mẫu cần có để thu thập lấy mẫu đầu vào và giữ nó không thay đổi qua thao
tác tuần tự của hai bộ biến đổi song song và DAC. DAC phải thật chính xác đối
với độ phân giải đầu ra mong muốn của bộ biến đổi (12 bít như trong ví dụ trên).
4.2 Bộ biến đổi tương tự-số nhanh (Ripple-through Analog to Digital
Converters).
Cấu trúc hai bước tạo ra sự giảm quan trọng số bộ so sánh so với cấu trúc
song song. Dù thế nào, 128 bộ so sánh vẫn được yêu cầu trong ví dụ 12 bít hình
(10). Hơn nữa sự giảm có thể thực hiện được được bằng cách sử dụng nhiều tầng
hơn nữa trong quá trình biến đổi, với vài bít trong mỗi tầng và tương đương với
khuếch đại thấp hơn trong bộ khuếch đại phần còn lại (residue amplifier). Một bộ
biến đổi ba tầng tách ra bốn bít trong một tầng sẽ cần 48 bộ so sánh. Bộ biến đổi
loại này (với hơn hai tầng ADC nhưng chỉ với duy nhất mạch giữ và lấy mẫu)
thường được gọi là bộ biến đổi nhanh. Một bít trong một cấu trúc nhanh tầng cho
trong hình 11. Mỗi một tầng gồm một bộ so sánh đơn, một bít ADC, một bộ trừ, và
một bộ khuếch đại với hệ số khuếch đại hai. Trong mỗi một tầng, một bít được
tách ra và một phần còn lại đi tới tầng tiếp theo. Bộ so sánh của mỗi tầng được lấy
thời gian của sự hoạt động xuống tới (down the converter) bộ biến đổi.
Một bít trong một cấu trúc tầng giảm tối thiểu số đếm (count) của bộ so
sánh, nhưng nó yều cầu thêm nữa bộ khuếch đại và tầng DAC hơn bộ biến đổi hai
bước. Mặt khác, đây là các tầng rất đơn giản, và toàn bộ số đếm (count) thành phần
thông thường thấp hơn trong bộ biến đổi nhanh so với bộ biến đổi hai bước. Mặt
khác, tốc độ lấy mẫu của một bít trong bộ biến đổi tầng trở thành thấp hơn bộ biến
đổi hai bước. Phần lớn đây là kết quả của một lượng lớn các thao tác tuần tự được
yêu cầu.
12
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
Hình 10 : Sơ đồ khối của ADC hai bước 12 bít.
Hình 11: Sơ đồ khối của bộ biến đổi nhanh 12 bít, một bít trong một tầng.
4.3 Bộ biến đổi tương tự- số đầu vào ra song song (Pinelined Analog-to-
Digital Converters).
Bộ biến đổi đầu vào ra song song tăng tốc độ kết hợp với bộ biến đổi đa
bước khác đồng thời thay vì thao tác tuần tự của bộ so sánh, DAC, và bộ khuếch
đại trong mạch điện. Có thể nhận được bằng cách đặt xen vào mạch giữ và lấy mẫu
giữa các tầng.
Hình 12 là một sơ đồ khối cho một bít trong một bộ biến đổi tầng. Nó tương
tự với cấu trúc của hình 11, với sự tạo thêm mạch giữ và lấy mẫu. Mỗi một mạch
giữ và lấy mẫu giữ phần còn lại từ tầng trước. Tại mỗi chu kỳ đồng hồ, một lấy
mẫu mới của đầu vào được thực hiện, và phần còn lại được khuếch đại tiến tới một
tầng xuống”dây truyền (pipeline)”.
13
ADC 6
bít
ADC 6
bít
Tổng
12b dữ
liệu
S/H DAC
X64
12 bít
accurate
V oà
Tầng
1
Tầng
2
Tầng
3
Tầng
12
S/H
Và
o
ADC
1 bít
Bộ so sánh
Phần
còn lại
tương
tự v oà
Phần
còn lại
tương
tự v oà
Tới tầng
tiếp theo
X2
ADC
Dữ liệu ra
TÝnh to¸n m¹ch ®iÖn tö Cao häc 2001
Hình 12 : sơ đồ khối cho một bít trong một bộ biến đổi tầng.
5. Bộ biến đổi đếm(Conting Converter).
Một trong những phương pháp đơn giản nhất để tạo ra điện áp so sánh là
dùng bộ biến đổi số-tương tự. Một DAC n bit có thể được dùng để tạo ra bất kỳ
một trong những đầu ra rời rạc 2
n
bằng cách dùng từ số thích hợp đầu vào. Cách
trực tiếp để xác định điện áp vào không biết trước(unknown) v
x
là phải so sánh nó
với từng đầu ra của DAC một cách tuàn tự. Sự kết nối đầu vào số của DAC tới một
bộ đếm nhị phân n bit cho phép sự so sánh với đầu vào không biết trước một cách
từ từ, được cho ở hình (13).
Bộ biến đổi A/D bắt đầu hoạt động khi xung làm cho flip-flop và bộ đếm đặt
tới điểm zero. Mỗi xung đồng hồ liền tiếp làm tăng bộ đếm, đầu ra DAC giống như
cầu tháng trong thời gian biến đổi. Khi đầu ra của ADC vượt quá đầu vào không
biết trước, đầu ra của bộ so sánh thay đổi trạng thái, kích flip-flop, và ngăn không
cho các xung đồng hồ thêm nữa tới bộ đếm. Sự thay đổi trạng thái của đầu ra bộ so
sánh chỉ ra rằng quá trình biến đổi kết thúc. Tại thời điểm đó, nội dùng của bộ đếm
nhị phân phản ánh giá trị được biến đổi của tín hiệu vào.
Phải chú ý tới vài đặc điểm của bộ biến đổi. Thứ nhất, độ dài của chu trình
biến đổi thay đổi và tỷ lệ với điện áp đầu vào không biết trước v
x
. Thời gian biến
đổi max T
T
tồn tại cho tín hiệu vào toàn bộ thang đo (full-scale) và tương ứng với
chu kỳ đồng hồ 2
n
hoặc:
C
n
c
n
T
T
f
T 2
2
=≤
(7 )
Trong đó f
c
=1/T
c
là tần số đồng hồ. Thứ hai, giá trị nhị phân trong bộ đếm
đại diện cho điện áp nhỏ nhất của DAC mà nó lớn hơn đầu vào không biết trước,
không cần thiết giá trị này phải là đầu ra của DAC mà gần nhất với đầu vào không
biết trước, yêu cầu từ trước. Cũng như vậy, ví dụ trong hình 13(b) cho trường hợp
đầu vào không thay đổi trong thời gian chu kỳ của sự biến đổi. Nếu đầu vào thay
14
Tầng
1
Tầng
2
Tầng
3
Tầng
12
Và
o
ADC
1 bít
Phần
còn lại
tương
tự v oà
Phần
còn lại
tương
tự v oà
Tới tầng
tiếp theo
X2
DAC
Dữ liệu ra
DAC
Không có nhận xét nào:
Đăng nhận xét